IMEC公布芯片制造工艺路线年将进入埃米时代

  数码爱好者朋友往往都对芯片设计和制造非常感兴趣，但是提起这方面的厂商，很多朋友耳熟能详的只有ARM、ASML、英特尔、格罗方德、联芯、中芯国际、三星和台积电等等，事实上该领域的重量级玩家远不止这些，还包括IMEC。

  IMEC英文全称是“Interuniversity Microelectronics Centre”，中文名称是“微电子研究中心”，成立于1984年，是一家位于欧洲的公司，同时也是一家权威的半导体研究机构。其具体的研究方向和业务大多分布在在微电子、纳米技术、信息通讯系统技术（ICT）、芯片制程技术、元件整合、纳米技术、微系统和元件及封装等方面。

  对芯片制造产业来说，标准化很重要，在光刻机正式交付给芯片制造商之前，往往需要近十年时间的研发，而在该研发阶段IMEC扮演着重要的角色，之前该机构曾与荷兰ASML公司进行合作，帮助后者开拓EUV技术，作出了重要的贡献。简而言之，IMEC不直接大规模生产芯片，从事的是比较底层、基础的研发工作。

  近日，该机构在比利时安特卫普举办的未来峰会上分享了其亚“1nm”芯片和晶体管发展路线图，向公众介绍了从现在到2036年，该公司将与台积电、英特尔、三星和 ASML 等行业巨头合作，联合研发的下几个主要芯片工艺节点和晶体管架构的时间表，很具有参考价值。

  IMEC公布的路线图展示的重点内容有突破性的晶体管设计、从3纳米标准 FinFET 晶体管到2nm和A7工艺的新GAA纳米片（nanosheet）和叉片（forksheet）式设计，然后是A5和A2的CFET和基于原子通道的突破性设计。

  请注意：10埃米等于1纳米，本文图片中的字母“A”代表埃米，图中的“A14” 指的是1.4纳米，“A7”相当于7埃米，“A5”和“A2”以此类推。

  继续提升芯片制造的第一步是启用下一代的制造工具，目前的第4代EUV光刻机的孔径为0.33，对此芯片制造商将不得已使用多重图形技术（每层有必要进行超过一次以上的曝光）来制造 2nm 芯片。

  为此，晶圆必须对单层“印刷”多次，当然使用这种制造方法出现缺陷、残次品的可能性就会更高，难度和成本也将会更高，会导致产量降低，芯片生产周期时间延长等多方面的负面影响。

  而下一代的High-NA型第5代EUV光刻机的孔径为0.55，精度更高，可在单次曝光中创建更小的结构，能够大大减少需要曝光的次数，从而能够降低芯片设计的复杂性，并提高产量，缩减生产周期时间，节省成本，具有重大的优势。

  IMEC和ASML预计这些制造工具将在2026年左右实现大规模量产，首台High-NA型第5代EUV光刻机预计将由ASML在2023年上半年制造完成，价值约为 4 亿美元。

  但是，制造完成并不意味着能马上交付给芯片制造商，仍然需要继续测试完善，预计英特尔将成为第一家获得High-NA型第五代EUV Twinscan EXE:5200光刻机的芯片制造公司，要等到2025年左右才可获得正式交付。

  另外，IMEC预计Gate All Around (GAA)/纳米片晶体管技术也将于2024年首次亮相，可应用于2纳米节点，取代当前的 FinFET技术，芯片的晶体管的密度能更加进一步增强，性能方面也会得到一定的改进。

  尽管目前芯片制造面临各种难题，设计周期慢慢的变长，成本和难度慢慢的升高，但是IMEC仍然坚信摩尔定律将继续有效。

  未来综合运用各种技术，芯片制造仍可持续稳健提升，IMEC的态度非常乐观，预计芯片将在2030年左右进入 A7 节点亚 1nm 时代，也就是将进入埃米时代。